Catégories
Actualité tech

Le laboratoire de l’EPFL développe une méthode de conception de circuits de faible puissance

numérique

Crédits: Pixabay / CC0 Public Domain

Un laboratoire de l’Ecole Polytechnique Federale de Lausanne (EPFL) a mis au point un nouveau type de diagramme logique et des méthodes d’optimisation associées, qui peuvent être utilisées pour concevoir des puces informatiques avec un gain de près de 20% en efficacité énergétique, en vitesse ou en taille. Le laboratoire vient de conclure un accord de licence avec Synopsys, un leader mondial des logiciels d’automatisation de conception électronique et de fabrication de puces.

Le Laboratoire de systèmes intégrés (LSI) de l’EPFL a développé une méthode pour réduire les besoins en énergie des puces informatiques en cartographiant leurs flux logiques d’une manière entièrement nouvelle. En utilisant un ensemble différent de fonctions logiques pour les grilles des milliards de transistors sur les circuits électroniques, ce système raccourcit les étapes de calcul des circuits. Cela signifie que les concepteurs de puces peuvent rendre leurs puces plus petites, plus rapides ou plus économes en énergie. Le leader du secteur, Synopsys, vient d’acquérir les droits d’utilisation de la technologie via un accord de licence non exclusif.

Structures logiques en continu pour des puces plus puissantes

Aujourd’hui, la plupart des ingénieurs utilisent un logiciel d’automatisation de conception électronique pour concevoir des circuits. Ces logiciels traduisent des modèles informatiques complexes en un labyrinthe de milliards de transistors microscopiques. Le laboratoire LSI, dirigé par Giovanni De Micheli, a une longue expérience de renommée mondiale dans l’automatisation de la conception. Il n’y a que peu d’entreprises et de produits commerciaux en service qui soutiennent l’ensemble de l’effort de l’industrie des semi-conducteurs. Luca Amarù – alors qu’il était doctorant. étudiant à LSI — a entrepris de changer radicalement la façon dont le logiciel d’automatisation de la conception génère des diagrammes logiques afin de produire de meilleures conceptions.

Amarù, titulaire d’un doctorat en informatique, a mis au point une méthode qui n’utilise que deux primitives logiques: la majorité et l’inverseur. Ces fonctions sont affichées dans des graphiques à onduleur majoritaire (MIG). Les premières études ont indiqué que son approche pouvait réduire le nombre d’étapes logiques nécessaires pour exécuter une tâche donnée. Des expériences ultérieures l’ont confirmé, constatant que l’optimisation MIG réduit le nombre de niveaux logiques de 18% en moyenne par rapport aux programmes standard. Cela libère de la capacité de transistor pour d’autres tâches; les ingénieurs pourraient également utiliser ces gains pour rendre leurs puces plus rapides ou leurs appareils plus petits.

Aujourd’hui directeur senior R&D chez Synopsys, Amarù est allé encore plus loin. Il a également développé une nouvelle algèbre booléenne pour représenter les fonctions logiques, ce qui a entraîné des gains d’efficacité supplémentaires pour son système.

Des copeaux plus petits et plus rapides que jamais

Des tests en laboratoire ont montré que la méthode d’Amarù fonctionne également exceptionnellement bien avec des composants déjà sur le marché, tels que les additionneurs et les séparateurs. Selon Mauro Lattuada, responsable du transfert de technologie à l’EPFL qui a signé le contrat de licence, la méthode constitue une révolution importante: “Cette nouvelle façon de schématiser les circuits intégrés réduit non seulement la quantité d’énergie, de temps de calcul ou d’espace nécessaire de près de 20% , mais nous donne également un nouveau paradigme logique qui peut être utilisé dans d’autres applications, telles que la conception et l’amélioration des FPGA [field-programmable gate arrays] ou la recherche et l’analyse d’ensembles de données. ”


Moteur de calcul personnalisable par l’utilisateur pour les tâches d’intelligence artificielle


Fourni par
Ecole Polytechnique Federale de Lausanne

Citation:
Le laboratoire de l’EPFL développe une méthode de conception de circuits de faible puissance (2020, 26 juin)
récupéré le 27 juin 2020
depuis https://techxplore.com/news/2020-06-epfl-lab-method-lower-power-circuits.html

Ce document est soumis au droit d’auteur. Hormis toute utilisation équitable aux fins d’études ou de recherches privées, aucun
une partie peut être reproduite sans la permission écrite. Le contenu est fourni seulement pour information.